## 日本国特許庁

3P99/4975

PATENT OFFICE JAPANESE GOVERNMENT REC'D 2 2 NOV 1999
WIPO PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 7月23日

 平成11年特許顯第209738号

出 額 人 Applicant (s): 株式会社エッチャンデス

# PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)



1999年11月 5日

特許庁長官 Commissioner, Patent Office 近 藤 隆



【書類名】

特許願

【整理番号】

P11-381

【あて先】

特許庁長官殿

【国際特許分類】

G06F 15/62

G06F 15/66

G06F 15/68

G06F 15/70

【発明者】

【住所又は居所】

愛知県蒲郡市中央本町12番7号

【氏名】

味岡 義明

【特許出願人】

【識別番号】

398057167

【住所又は居所】

愛知県蒲郡市中央本町12番7号

【氏名又は名称】

株式会社エッチャンデス

【代表者】

味岡 義明

【代理人】

【識別番号】

100103207

【弁理士】

【氏名又は名称】

尾崎 隆弘

【電話番号】

0533-66-1847

【手数料の表示】

「予納台帳番号」

033802

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9813131

【プルーフの要否】

要



【発明の名称】 エッジ情報形成装置及びエッジ情報形成方法

#### 【特許請求の範囲】

【請求項1】 1以上の帯域数からなる静止画像の粗エッジ情報から前記粗エッジ情報より的確で明瞭なエッジ情報を形成する機能を特徴とするエッジ情報形成装置。

【請求項2】 前記静止画像中に対してラプラシアンを計算しゼロ点を抽出 した基礎エッジ情報画像を用いて、

前記静止画像の粗エッジ情報を整形及び補完することにより前記エッジ情報を 形成する機能を特徴とするエッジ情報形成装置。

【請求項3】 前記静止画像と前記粗エッジ情報を入力する手段と、

前記静止画像と前記粗エッジ情報を順次記憶する手段と、

エッジ情報形成ユニット間でデータを転送する手段と、

前記エッジ情報を計算する手段と、

前記エッジ情報を出力する手段と、

を有する前記エッジ情報形成ユニットに対して、

前記エッジ情報形成ユニットを前記静止画像のサイズに合わせて格子状に配置する機能と、

前記エッジ情報形成ユニットの各々の位置関係から最大8近傍の範囲で相互結合する機能と、

隣接する前記エッジ情報形成ユニット間でデータを通信する機能と、

**前記エッン情報形成ユニットの各々を独立に動作させる機能と、** 

を特徴とするエッジ情報形成装置。

【請求項4】 格子状に配置された前記エッジ情報形成ユニットの各々において、

前記エッジ情報形成ユニットを初期化するステップと、

入力すべき前記静止画像または前記粗エッジ情報がなければ処理を終了するステップと、

前記静止画像及び前記粗エッジ情報を入力する手段と、

前記粗エッジ情報を画像化する手段と、

前記静止画像の各帯域画素を平滑化して平滑化画像を生成する手段と、

前記平滑化画像の各帯域画素の対数を取って対数変換画像を生成する手段と、

前記対数変換画像の各帯域画素を鮮鋭化して鮮鋭化画像を生成する手段と、

前記鮮鋭化画像の各帯域画素に対してラプラシアンを計算してラプラシアン画像を生成する手段と、

前記ラプラシアン画像の各帯域画素のゼロ点を抽出してゼロ点画像を生成する 手段と、

前記ゼロ点画像の各帯域画素の最大値を求めて最大値ゼロ点画像を生成する手 段と、

前記最大値ゼロ点画像の各帯域画素を反転して前記基礎エッジ情報画像を生成 する手段と、

前記画素の近傍画素のいずれか1つでも前記粗エッジ情報と重なるものを抽出 して前記画素の前記粗エッジ情報を更新する手段と、

前記粗エッジ情報の線幅を変更して前記エッジ情報を形成する手段と、

前記エッジ情報を出力する手段と、

を備えたことを特徴とするエッジ情報形成装置。

【請求項5】 格子状に配置された複数の前記エッジ情報形成ユニットを備え、

前記エッジ情報形成ユニットは、

入力された前記静止画像と前記粗エッジ情報を参照して前記エッジ情報を形成する機能を備えたプロセッサと、

前記エッジ情報を形成するプログラムと変数を記憶するためのメモリと、

隣接する前記エッジ情報形成ユニットと通信するためのコントローラと、

を備え、

前記コントローラは、

入力した前記静止画像と前記粗エッジ情報を前記メモリに記憶する手段と、 前記メモリ中の各変数を隣接する前記エッジ情報形成ユニットに送信する手段 と、 隣接する前記エッジ情報形成ユニットから送信された前記変数を前記メモリに 記憶する手段と、

を備えたことを特徴とするエッジ情報形成装置。

【請求項6】 前記静止画像と異なる画像サイズ又は解像度の画像から生成された前記粗エッジ情報のうち前記静止画像の各画素の位置と一致するものを選択的に入力することにより、請求項1、2、3、4、又は5いずれかに記載のエッジ情報形成装置が前記エッジ情報を形成するステップを備えたことを特徴とするエッジ情報形成方法。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術の分野】

本発明は、画像中のエッジ情報形成装置及びその方法に関し、詳しくは、ビデオカメラなどで撮影された二値画像、濃淡画像、三原色波長、可視光波長、赤外線波長、紫外線波長、その他全ての電磁波のうち任意の帯域から構成される画像と、その画像中の物体の大まかなエッジの有無を表す粗エッジ情報とから、より的確で明瞭な物体のエッジの有無を表すエッジ情報を形成するものに関する。

[0002]

## 【従来の技術】

従来から静止画像中の物体のエッジ情報を生成する方法として、静止画像に1次偏徴分オペレータ(実際には1階差分オペレータ)を施して勾配を求めたり、ラプラシアンなどの2次偏徴分オペレータ(実際には2階差分オペレータ)を施してゼロ交差を求めることにより、各画素の周囲に対する輝度値の変化量を生成する方法が開発されてきた。これらの方法は非常に単純な処理であるにも拘らず静止画像中の輝度値の変化を的確に捕えるため、静止画像中の物体のエッジ情報を生成する際に頻繁に利用されてきた。しかしながら、これらの方法は静止画像中の輝度値の変化のみを処理対象とするために、対象とする物体以外にも背景にある物体や陰影などのエッジ情報も生成してしまう。したがって実際の画像処理ではエッジ情報を生成した後に不必要なエッジ情報を削除する処理が必要となる。問題は、この不必要なエッジ情報を削除するための処理が膨大となることであ

る。つまり物体の形状や色などを参照してあらゆる可能性を検証しなければならなくなる。

[0003]

一方でエッジ情報を生成した後に不必要なエッジ情報を削除する代わりに、エッジ情報を生成する過程かその前に静止画像中の物体と背景を分離して二値化もしくは量子化することが考えられる。代表的な方法として物体の色とそれ以外の色に画素を分類する方法や、ヒストグラムを計算してその分布により画素を分類する方法などがある。静止画像中の物体と背景が本質的に二値化もしくは量子化しやすい場合にこれらの方法は有効であるが、複雑な模様や陰影などに対してこれらの方法は影響を受けやすい。さらにこれらの方法は二値化もしくは量子化に際して適当な基準で強制的に静止画像の画素を分類してしまうため、エッジ情報が正確に物体の輪郭などを表すとは限らない。つまり色分類やヒストグラムなどの方法は静止画像中の画素を容易に物体と背景を分類することができるが、その分類結果は静止画像中の物体と背景の特性や撮影環境に大きく依存するのである。当然このような分類結果を用いて生成されたエッジ情報も信頼性の低いものになる可能性が高い。

[0004]

これらのことを考慮すると、適当な方法で静止画像中の物体のエッジ情報(粗エッジ情報)を大まかに生成し、前記静止画像から生成したエッジ情報に沿って粗エッジ情報を整形及び補完すれば、より的確で明瞭な物体のエッジ情報を形成することができる。しかも粗エッジ情報は必ずしも高い解像度を必要としないので、静止画像の解像度を低くした画像を用いて物体の粗エッジ情報を生成し、静止画像を用いて粗エッジ情報からエッジ情報を形成すれば、少ないハードウェア量と計算量で高品質な物体のエッジ情報を得ることができることが期待される。

[0005]

【発明が解決しようとする課題】

そこで、請求項記載の本発明は、静止画像に対してラプラシアンを施して生成 したエッジ情報を基にして、この静止画像中の対象物体に対して任意の方法によ り大まかに生成された粗エッジ情報からより的確で明瞭なエッジ情報を形成する ことにより、少ないハードウェア量及び計算量で対象物体のエッジ情報を生成することを目的とする。さらには全く同じ機能を有する処理ユニットが格子状に配列され、隣接する処理ユニット同士だけと通信し、一般的な対数表を用いずに小規模のメモリ中のルックアップテーブルのみを用い、実数における除算を行わないことにより浮動小数点演算装置を使わなくても高速に実行できるなど、デジタル技術を用いてハードウェアを実装することを容易とし、リアルタイム画像処理に適した高速化を可能とすることも目的とする。

[0006]

#### 【課題を解決するための手段】

請求項1の発明は、1以上の帯域数からなる静止画像の粗エッジ情報から前記 粗エッジ情報より的確で明瞭なエッジ情報を形成する機能を特徴とするエッジ情 報形成装置である。前記粗エッジ情報及びエッジ情報は前記静止画像の各画素に 対応して一般にエッジがある(1)かエッジがない(0)で表され、単帯域でし かも前記静止画像と同じサイズのエッジ情報画像を構成する。前記粗エッジ情報 が前記静止画像より縮小された画像から生成された場合には、前記粗エッジ情報 から構成される前記エッジ情報画像が前記静止画像と同じサイズになるように拡 大されてから前記エッジ情報形成装置に入力される。この拡大処理時には前記粗 エッジ情報間を補完する必要はない。したがって前記粗エッジ情報を生成する際 には利用目的に応じて任意の方法を選択することができる。従来、前記静止画像 中の対象物体の前記エッジ情報を生成する際には、前記静止画像から前記エッジ 情報を生成した後に形状や色などを参照して前記対象物体の前記エッジ情報のみ を選別するか、形状や色などを参照して前記静止画像から前記対象物体に含まれ る画素を切り出した後に前記エッジ情報を生成してきた。しかしながら、いずれ の方法も前記対象物体の形状や色などを記憶したりマッチングを取るなど多量の ハードウェア量や計算量を必要とする。さもなくば前記ハードウェア量や前記計 算量を抑える代わりに前記エッジ情報の品質を下げなければならなくなる。前記 エッジ情報形成装置は、前記静止画像から生成される前記エッジ情報を用いて、 前記静止画像中の前記対象物体に適した任意の方法により生成された前記粗エッ ジ情報から、より的確で明瞭な前記対象物体の前記エッジ情報を形成する。その

ため前記エッジ情報形成装置は、前記静止画像より低解像度の画像を用いることにより、前記粗エッジ情報を生成するために前記方法が必要とする前記ハードウェア量や前記計算量を低く抑えながら高品質な前記対象物体の前記エッジ情報を 形成するため、前記エッジ情報生成に関する諸問題が好適に解決される。

[0007]

請求項2の発明は、前記静止画像中に対してラプラシアンを計算しゼロ点を抽 出した基礎エッジ情報画像を用いて、前記静止画像の粗エッジ情報を整形及び補 完することにより前記エッジ情報を形成する機能を特徴とするエッジ情報形成装 置である。部屋や屋外などノイズの多い環境で撮影された前記静止画像の前記エ ッジ情報を求めるために、前記エッジ情報形成装置は、大域処理である前記ヒス トグラムや前記フーリエ変換などを用いた前記しきい値処理により前記ノイズ除 去及び前記領域分割をすることなく、格子状に配列された前記エッジ情報形成ユ ニットを最大8近傍の範囲で相互に結合して通信することにより、平滑化、鮮鋭 化、前記ラプラシアンなどの近傍処理のみを行う。従来、前記ラプラシアンを用 いて前記エッジ情報を抽出する場合には前記ラプラシアンの結果が正から負にゼ 口交差する画素にエッジがあると見なしていたが、前記エッジ情報形成装置では 前記静止画像の各帯域画像毎に負から正にゼロ交差する画素の他に、負からゼロ やゼロから正などゼロ点が経由したり、ゼロが継続する画素をエッジでないと見 なすことにより、ノイズを含む前記静止画像からノイズの少ない前記基礎エッジ 情報画像を生成している。その後前記エッジ情報形成装置は前記基礎エッジ情報 画像を用いて前記粗エッジ情報の整形及び補完などの近傍処理を行い、最終的に 前記粗エッジ情報を前記エッジ情報に形成する。前記エッジ情報形成装置の最大 の特徴は、単純な処理の組み合わせにより、前記静止画像中の前記対象物体の大 まかな前記粗エッジ情報からより的確で明瞭な前記対象物体の前記エッジ情報を 形成することである。前記エッジ情報形成装置は細かなパラメータ調整をするこ となく利用できるため、前記エッジ情報生成に関する諸問題が好適に解決される

[0008]

請求項3の発明は、前記静止画像と前記粗エッジ情報を入力する手段と、前記

静止画像と前記粗エッジ情報を順次記憶する手段と、エッジ情報形成ユニット間 でデータを転送する手段と、前記エッジ情報を計算する手段と、前記エッジ情報 を出力する手段と、を有する前記エッジ情報形成ユニットに対して、前記エッジ 情報形成ユニットを前記静止画像のサイズに合わせて格子状に配置する機能と、 前記エッジ情報形成ユニットの各々の位置関係から最大8近傍の範囲で相互結合 する機能と、隣接する前記エッジ情報形成ユニット間でデータを通信する機能と 、前記エッジ情報形成ユニットの各々を独立に動作させる機能と、を特徴とする エッジ情報形成装置である。前記静止画像及び前記粗エッジ情報を入力する手段 と、前記静止画像及び前記粗エッジ情報を順次記憶する手段と、前記エッジ情報 形成ユニットにデータを転送する手段と、前記エッジ情報を計算する手段と、前 記エッジ情報を出力する手段に関して、各々の前記エッジ情報形成ユニットは格 子状に配列された場所に関わらず同じ動作ステップを有している。これにより前 記エッジ情報形成ユニットを実現する同じ回路を平面上に規則正しく配置するこ とができ、それらの回路は隣接するもののみを接続すれば良いので配線量も少な くて済み、取り扱う前記静止画像のサイズに合わせて回路の数を増減させるだけ で良く、しかもそれぞれの回路は並列に動作させられる。

[0009]

請求項4の発明は、格子状に配置された前記エッジ情報形成ユニットの各々において、前記エッジ情報形成ユニットを初期化するステップと、入力すべき前記静止画像または前記粗エッジ情報がなければ処理を終了するステップと、前記静止画像及び前記粗エッジ情報を入力する手段と、前記粗エッジ情報を画像化する手段と、前記静止画像の各帯域画素を平滑化して平滑化画像を生成する手段と、前記平滑化画像の各帯域画素の対数を取って対数変換画像を生成する手段と、前記対数変換画像の各帯域画素を鮮鋭化して鮮鋭化画像を生成する手段と、前記鮮鋭化画像の各帯域画素に対してラプラシアンを計算してラプラシアン画像を生成する手段と、前記ラプラシアン画像の各帯域画素のゼロ点を抽出してゼロ点画像を生成する手段と、前記ゼロ点画像の各帯域画素の最大値を求めて最大値ゼロ点画像を生成する手段と、前記最大値ゼロ点画像の各帯域画素を反転して前記基礎エッジ情報画像を生成する手段と、前記基礎エッジ情報画像の各画素に対して前

記画素の近傍画素のいずれか1つでも前記粗エッジ情報と重なるものを抽出して 前記画素の前記料エッジ情報を更新する手段と、前記粗エッジ情報の線幅を変更 して前記エッジ情報を形成する手段と、前記エッジ情報を出力する手段と、を備 えたことを特徴とするエッジ情報形成装置である。つまり、これは前記エッジ情 報形成ユニットが提供する機能をデジタル技術で実現するためのアルゴリズムの 実装形態である。前記エッジ情報形成ユニットを格子状に配置し、前記エッジ情 報形成ユニットを最大8近傍の範囲で相互に結合し、前記エッジ情報形成ユニッ トの各パラメータの初期値を設定した後に、前記静止画像及び前記粗エッジ情報 を画素単位で適宜入力し、前記平滑化から前記基礎エッジ情報画像の生成までの 前処理、前記粗エッジ情報の更新の繰り返しによる本処理、前記粗エッジ情報の 線幅の変更から前記エッジ情報の出力までの後処理を順次行い、前記静止画像又 は前記粗エッジ情報が入力されなくなるまで繰り返す。これにより汎用的なプロ セッサを利用することができ、前記パラメータの修正を容易にすることができる 。なお前記エッジ情報形成ユニットは、近傍にある前記エッジ情報形成ユニット から送信されてくる各種前記画像の対応画素の受信待ちを必ずしも厳密に行う必 要はない。というのも、近傍にある前記エッジ情報形成ユニットから各種前記画 像の対応画素を受信することができない場合には、受信待ちをしている前記エッ ジ情報形成ユニットは自分の各種前記画像の対応画素を代用することができるか らである。このとき前記エッジ情報形成ユニットが生成する前記エッジ情報に多 少のノイズが乗ってしまう可能性があるが、ノイズを利用して前記エッジ情報を 生成する本発明では、殆んどのノイズは各前記ステップにおいて吸収されてしま うのである。この各種前記画像の対応画素を代用する手段により、辺縁処理とタ イムアウト処理が同時に、しかも簡単に実現される。

[0010]

請求項5の発明は、格子状に配置された複数の前記エッジ情報形成ユニットを備え、前記エッジ情報形成ユニットは、入力された前記静止画像と前記粗エッジ情報を参照して前記エッジ情報を形成する機能を備えたプロセッサと、前記エッジ情報を形成するプログラムと変数を記憶するためのメモリと、隣接する前記エッジ情報形成ユニットと通信するためのコントローラと、を備え、前記コントロ

ーラは、入力した前記静止画像と前記粗エッジ情報を前記メモリに記憶する手段 と、前記メモリ中の各変数を隣接する前記エッジ情報形成ユニットに送信する手 段と、隣接する前記エッジ情報形成ユニットから送信された前記変数を前記メモ リに記憶する手段と、を備えたことを特徴とするエッジ情報形成装置である。つ まり、前記エッジ情報形成ユニットをハードウェアで実装するための回路である 。前記エッジ情報形成ユニットは、入力された前記静止画像及び前記粗エッジ情 報から前記エッジ情報を形成するための前記汎用プロセッサと、前記エッジ情報 を形成するプログラムと変数を記憶するための前記汎用メモリを用いることがで きる。特に前記汎用プロセッサには浮動小数点演算ユニットを付加する必要はな く、また前記汎用メモリには一般的な対数表を記憶させる必要もない。前記コン トローラは、前記エッジ情報形成ユニットが最大4近傍と相互結合している場合 には、隣接した前記エッジ情報形成ユニットのみに変数を送信するだけで良いが 、前記エッジ情報形成ユニットが最大8近傍と相互結合しなければならない場合 、4近傍に含まれない前記エッジ情報形成ユニットの前記変数は、一旦4近傍に 含まれる前記エッジ情報形成ユニットに送信されるので、前記変数を自分に再度 送信してもらうことで受信することができる。またこの手段で自分の前記変数を 4近傍に含まれない前記エッジ情報形成ユニットに送信することもできる。これ により前記エッジ情報形成ユニットは、ハードウェアとしては隣接した前記エッ ジ情報形成ユニットのみと結線するにも関わらず、8近傍の前記エッジ情報形成 ユニットと適切な前記データを通信することができるばかりか、将来8近傍を越 える相互結合を必要とする前記アルゴリズムの改良にも対応することができる。

また前記課題のうちハードウェアの実装及びリアルタイム処理に関する諸問題が 好適に解決される。

#### [0011]

請求項6の発明は、前記静止画像と異なる画像サイズ又は解像度の画像から生成された前記粗エッジ情報のうち前記静止画像の各画素の位置と一致するものを選択的に入力することにより、請求項1、2、3、4、又は5いずれかに記載のエッジ情報形成装置が前記エッジ情報を形成するステップを備えたことを特徴とするエッジ情報形成方法である。前記粗エッジ情報をより的確で明瞭な前記エッ

ジ情報に形成することは、ある場面を撮影した低解像度の画像から生成された前記エッジ情報から、同じ場面を撮影した高解像度の画像から生成されるべき前記エッジ情報を推定することであると見なすことができる。そこで前記低解像度画像を用いることにより、前記高解像度画像から前記エッジ情報を生成するよりも前記エッジ情報生成装置は少ないハードウェア量や計算量で実現できるので有用である。また前記静止画像中対象物体を含む領域だけを切り出して前記エッジ情報形成装置に入力することにより、前記エッジ情報形成装置は少ないハードウェア量や計算量で実現できるので有用である。

[0012]

#### 【発明の実施の形態】

以下、本発明のエッジ情報形成ユニット (EDGE INFORMATION FORMATION UNIT ) 11を利用したエッジ情報形成装置1の実施形態を挙げ、図面を参照して説明する。

[0013]

図1に示すように、エッジ情報形成装置1は静止画像2と、静止画像2から生成された粗エッジ情報3とを入力してエッジ情報4を形成する。

[0014]

[0015]

【数1】

$$P_{ijk} = \begin{cases} \{p(i+1,j,k), \ p(i,j+1,k), \\ p(i-1,j,k), \ p(i,j-1,k)\} & \text{if } P_{ijk} \text{ has 4 neighbors,} \\ \{p(i+1,j,k), \ p(i+1,j+1,k), \\ p(i,j+1,k), \ p(i-1,j+1,k), \\ p(i-1,j,k), \ p(i-1,j-1,k), \\ p(i,j-1,k), \ p(i+1,j-1,k)\} & \text{if } P_{ijk} \text{ has 8 neighbors.} \end{cases}$$

[0016]

【数2】

$$N_{ijk} = \left\{ egin{array}{ll} 4 & ext{if } P_{ijk} ext{ has 4 neighbors,} \ 8 & ext{if } P_{ijk} ext{ has 8 neighbors.} \end{array} 
ight.$$

[0017]

さて幅w、高さh、帯域数bの任意の画像をx、yとすると、x、yは各々位置p (i, j, k)の画素値 $x_{ijk}$ 、 $y_{ijk}$ を用いて数式3及び数式4のように表される。

[0018]

【数3】

 $\underline{x} = \{x_{ijk} | x_{ijk} \text{ is value at } p(i, j, k), 1 \le i \le w, 1 \le j \le h, 1 \le k \le b\}$ 

[0019]

【数4】

## $y = \{y_{ijk} | y_{ijk} \text{ is value at } p(i, j, k), 1 \le i \le w, 1 \le j \le h, 1 \le k \le b\}$

[0020]

数式1から数式4までを用いると近傍処理を伴わない基本的な処理が次のような数式で表される。まず前記 $x_{ijk}$ 、 $y_{ijk}$ によって表される2つの画像がある場合、2つの画像の差分は数式5に従って計算される。

[0021]

---【数 5.]-----

$$D_{ijk}(\underline{x},\underline{y}) = x_{ijk} - y_{ijk}$$

[0022]

次に前記画像xを帯域最大値画像に変換する場合、数式6に従ってi行i列の画素の各帯域の値のうち最大値を選択する。なお前記帯域最大値画像を便宜上帯域数1の画像として取り扱うことにする。したがって関数 $B_{ijl}$ (x)の第3添字は1となっている。

[0023]

【数6】

$$B_{ij1}(\underline{x}) = \max_{k} \{x_{ijk}\}$$

[0024]

次に前記画像xが二値画像であるとして、前記画像xを反転させる場合、数式7に従って計算する。

[0025]

【数7】

$$I_{ijk}(\underline{x}) = 1 - x_{ijk}$$

[0026]

この他に、前記画像×の位置 p (i, j, k) における対数変換は数式 8 に従って行われる。ここでe はオフセットであり、自然対数関数が出力する値が有効範囲に入るようにするために使われるので、一般に e = 1 で十分である。この対数化により、アルゴリズム中これに続く処理において除算を減算にすることができる。また前記画像×が2 <sup>n</sup>階調のデジタル画像であるとすると、帯域数に関わらず2 <sup>n</sup>個の要素を含むルックアップテーブルをメモリ上に持つならば、毎回自然対数関数を計算する必要もなく、標準的な対数表を持つ必要もなくなる。

[0027]

【数8】

$$L_{ijk}(\underline{x}) = \ln(x_{ijk} + e)$$

[0028]

さて請求項3で示されたアルゴリズムでは、最大8近傍による近傍処理のみを用いて画像からエッジ情報4を生成する。そこで以下では本発明で用いられる近傍処理について説明する。まず前記画像xの位置p(i, j, k)における平滑化は数式9に従って行われる。ただしi n t (v) は実数v の小数点以下切り捨てを意味するものとする。前記アルゴリズム中では数式9の対数化の導入により数式9の平滑化においてのみ除算が行われる。しかもこの平滑化は入力される画像に対して直接行われるように設定されているため、前記画像x が整数値の集合からなると考えることができる。もしハードウェアの実装時にプロセッサから整数の除算を実行する回路を省きたければ、 $N_{ijk}$ =4のとき、p(1, m, k)  $\Theta$   $P_{ijk}$ に対する $x_{lmk}$ の総和に対して右シフト命令を2回、 $N_{ijk}$ =8のとき、p(1, m, k)  $\Theta$   $P_{ijk}$ に対する $x_{lmk}$ の総和に対して右シフト命令を3回実行するような回路に変更することもできる。

[0029]

【数9】

$$S_{ijk}(\underline{x}) = \operatorname{int}(\frac{1}{N_{ijk}} \sum_{p(l,m,k) \in P_{ijk}} x_{lmk})$$

[0030]

水にラプラシアンの計算であるが、これは数式10に示すように単なる2 階差 分オペレータである。前記 $P_{ijk}$ が8 近傍の方がノイズの微妙な変化を捉えてゼロ点及びゼロ交差が多くなり、本発明には向いている。なお前記アルゴリズム中数式10のラプラシアンにおいてのみ実数の乗算が行われる。ただし前記 $N_{ijk}$ が4か8であるので、もしハードウェアの実装時にプロセッサから実数の乗算を実行する回路を省きたければ、 $N_{ijk}$ =4のとき $x_{ijk}$ に対して左シフト命令を2回、 $N_{ijk}$ =8のとき $x_{ijk}$ に対して左シフト命令を3回実行するような回路に変更することもできる。

[0031]

【数10】

$$abla_{ijk}^2 \underline{x} = \sum_{p(l,m,k) \in P_{ijk}} x_{lmk} - N_{ijk} x_{ijk}$$

[0032]

ラプラシアンによって求められた値からゼロ点を見付ける方法として、従来は正から負に変化する画素を見付けていたが、本発明では数式11に従い、負から正にゼロ交差する画素の他に、負からゼロやゼロから正などゼロ点が経由したり、ゼロが継続する画素を見付けるようにする。本発明では、数式11が見付けたゼロ点はエッジのある場所ではなく、エッジのない場所になる。

[0033]

【数11】

$$Z_{ijk}(\underline{x}) = \left\{ egin{array}{ll} 1 & ext{if } x_{ijk} \leq 0 ext{ and } x_{lmk} \geq 0 ext{ for } ^{\exists} p(l,m,k) \in P_{ijk}, \\ 0 & ext{otherwise}. \end{array} 
ight.$$

[0034]

なお数式10のラプラシアンと数式5の差分を用いると、数式12に従い画像の鮮鋭化を簡単に記述することができる。


[0035]

【数12】

$$E_{ijk}(\underline{x}) = D_{ijk}(\underline{x}, \nabla^2_{ijk}\underline{x})$$

[0036]

さて本発明では、粗エッジ情報3から、より的確で明瞭なエッジ情報4を形成しなければならない。そこで本発明ではエッジ情報形成装置1の内部で雛型とも言える基礎エッジ情報画像を用意して、この基礎エッジ情報画像の各画素のうち粗エッジ情報3に隣接しているものを新たな粗エッジ情報とすることで、粗エッジ情報3を順次整形していく。この整形過程を繰り返せば、粗エッジ情報3はより的確で明瞭なエッジ情報4に近づいていく。粗エッジ情報3は二値画像として



[0037]

【数13】

$$P_{ijk}(\underline{x},\underline{y}) = \begin{cases} x_{ijk} & \text{if } y_{ijk} + \sum_{p(l,m,k) \in P_{ijk}} y_{lmk} > 0, \\ 0 & \text{otherwise.} \end{cases}$$

[0038]

最後に、整形された粗エッジ情報3の線幅を補完する方法としていくつか考えられるが、本発明では主に2つの関数が有用である。まず前記画像xが任意の二値画像であるとして、前記画像xのうち線幅が1である画素を検知するために、4近傍画素を用いて数式14に従い計算する。

[0039]

【数14】

$$J_{ijk}(\underline{x}) = \begin{cases} x_{ijk} & \text{if } x_{i-1jk} + x_{i+1jk} = 0 \text{ or } x_{ij-1k} + x_{ij+1k} = 0, \\ 0 & \text{otherwise.} \end{cases}$$
[ 0 0 4 0 ]

次に前記画像xが任意の二値画像であるとして、前記画像xのうち線幅が1である画素の線幅を拡張するために、4近傍画素を用いて数式15に従い計算する

[0041]

【数15】

$$K_{ijk}(\underline{x},\underline{y}) = \begin{cases} 1 & \text{if } x_{i-1jk} + x_{i+1jk} + x_{ij-1k} + x_{ij+1k} > 0, \\ x_{ijk} & \text{otherwise.} \end{cases}$$

[0042]

そこで数式14の線幅検知と数式15の線幅拡張を用いると、数式16に従い 二値画像の線幅補完を簡単に記述することができる。

[0043]

【数16】

## $C_{ijk}(\underline{x}) = K_{ijk}(\underline{x}, J_{ijk}(\underline{x}))$

[0044]

さて、数式1から数式16までの数式を計算して粗エッジ情報3からエッジ情報4を形成するために、格子状に配列された前記エッジ情報形成ユニット11は同期して並列に動作する。格子上i行j列に配置されたエッジ情報形成ユニット11をU<sub>ii</sub>とすると、U<sub>ii</sub>のアルゴリズムを図2に示す。

[0045]

ステップ1で、エッジ情報形成ユニット $U_{ij}$ を格子上のi行j列に配置する。 これは論理的であれ物理的であれ、エッジ情報形成ユニット $U_{ij}$ の近傍を決定するために必要である。

[0046]

ステップ2で、エッジ情報形成ユニットU<sub>ij</sub>の近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズを個別に4か8に決めても良いし、全部を4か8に統一しても良い。本発明のエッジ情報形成装置1が形成したエッジ情報4の正確さを上げるためには近傍サイズを全て8に設定することが望ましい。しかしながら粗エッジ情報3を形成するための計算時間の制約や、入力される静止画像2の帯域数などにより、エッジ情報形成装置1は必要に応じて適宜近傍サイズを変えることで対処することができる。

[0047]

ステップ3で、順次入力される静止画像2又は粗エッジ情報3が無くなったかどうか判断する。もし静止画像2もしくは粗エッジ情報3のいずれかが無ければアルゴリズムを終了する。ただし特定の帯域数と画像サイズに対してエッジ情報形成ユニット11を実装する場合には、無限ループにしても良い。

[0048]

ステップ4で、静止画像2のi行j列の画素を帯域数分と粗エッジ情報3を入力する。これは、エッジ情報形成ユニット $U_{ij}$ が静止画像2のi行j列の画素を一括して処理するためである。このためエッジ情報形成ユニット $U_{ii}$ は少なくと



#### [0049]

ステップ5で、粗エッジ情報3を他の画像データと同等に扱えるように画像データに変換する。一般に粗エッジ情報3は1ビットで表現することができるが、エッジ情報形成ユニットUijにある画像データ用の記憶回路、通信回路、演算回路を利用するために、画像データと同じ情報表現にしておくと便利である。

#### [0050]

ステップ6で、エッジ情報形成ユニット $U_{ij}$ が近傍のエッジ情報形成ユニット11と通信することにより、入力した前記静止画像2の各帯域画素に対して関数 $S_{ijk}(\underline{x})$ に従い平滑化を行う。平滑化された帯域画素は平滑化画像の帯域画素として扱われる。ここで関数 $S_{ijk}(\underline{x})$ は必要に応じて数回繰り返しても良い。一般的なカラー画像の場合、2回で十分である。

#### [0051]

ステップ7で、前記平滑化画像の各帯域画素に対して関数 L<sub>ijk</sub>(<u>x</u>)に従い対数変換を行う。対数変換された帯域画素は対数変換画像の帯域画素として扱われる。

#### [0052]

ステップ 8 で、エッジ情報形成ユニット $U_{ij}$ が近傍のエッジ情報形成ユニット1 1 と通信することにより、前記対数変換画像の各帯域画素に対して関数  $E_{ijk}$  ( $\underline{x}$ ) に従い鮮鋭化を行う。鮮鋭化された帯域画素は鮮鋭化画像の帯域画素として扱われる。

#### 

ステップ 9 で、エッジ情報形成ユニット $U_{ij}$ が近傍のエッジ情報形成ユニット 1 1 と通信することにより、前記鮮鋭化画像の各帯域画素に対してオペレータ $\nabla^2_{ijk}$ に従いラプラシアンの計算を行う。ラプラシアンを計算された帯域画素は ラプラシアン画像の帯域画素として扱われる。

#### [0054]

ステップ10で、エッジ情報形成ユニットU<sub>ij</sub>が近傍のエッジ情報形成ユニット11と通信することにより、前記ラプラシアン画像の各帯域画素に対して関数

 $Z_{ijk}$   $(\underline{x})$  に従いゼロ点を抽出する。ゼロ点を抽出された帯域画素はゼロ点画像の帯域画素として扱われる。

[0055]

ステップ11で、前記ゼロ点画像の各帯域画素に対して関数 B<sub>ijl</sub> (<u>x</u>) に従い各帯域画素のうち最大値を検出する。検出された最大値帯域画素は最大値ゼロ点画像の画素として扱われる。なお便宜上帯域数は 1 である。

[0056]

ステップ12で、前記最大値ゼロ点画像の画素に対して関数  $I_{ijk}$  (x) に従い0 と 1 を反転させる。反転された画素は基礎エッジ情報画像の画素として扱われる。

[0057]

ステップ13で、入力した前記粗エッジ情報画像の画素は初め整形粗エッジ情報画像として扱われ、エッジ情報形成ユニット $U_{ij}$ が近傍のエッジ情報形成ユニット11と通信することにより、前記基礎エッジ情報画像の画素を用いて、前記整形粗エッジ情報画像の画素に対して関数 $P_{ijk}$  ( $\underline{x}$ ,  $\underline{y}$ ) に従い整形を行う。整形された画素は再び整形粗エッジ情報画像の画素として扱われる。ここで関数 $P_{ijk}$  ( $\underline{x}$ ,  $\underline{y}$ ) は本来整形粗エッジ情報画像が変化しなくなるまで繰り返される。ただし計算時間の制約、入力される粗エッジ情報3の品質、形成されるエッジ情報4に求められる品質などにより、整形処理は適当な繰り返し回数で計算を打ち切った方が良い。


[0058]

ステップ14で、エッジ情報形成ユニットU<sub>ij</sub>が近傍のエッジ情報形成ユニット11と通信することにより、前記整形粗エッジ情報画像の画素に対して関数C<sub>ijk</sub>(x)に従い線幅補完を行う。補完された画素はエッジ情報4として扱われる。

[0059]

ステップ15で、前記エッジ情報4を出力する。その後前記ステップ3に戻る

[0060]



#### [0061]

さて、デジタル技術を用いて図2で示されたアルゴリズムを実装するために、エッジ情報形成ユニットUijは、図3に示すように隣接するエッジ情報形成ユニット11だけと相互に通信できるように配線される。つまり4近傍同士が直接配線されることになる。これにより8近傍同士を配線する場合に比べて、少ない電子部品と配線量で、同程度に高速に動作し、しかも将来近傍サイズを拡張する場合にも簡単に拡張性を有することができる。なお図3において、エッジ情報形成ユニット11をEFUと略記する。

#### [0062]

エッジ情報形成ユニット11は図4に示す通り、数式1から数式16までを計 算するためのプロセッサ (PROCESSOR) 21と、数式1から数式16で使われる 全てのパラメータ、定数、関数及びオペレータを記憶するためのメモリ(MEMORY ) 22と、近傍のエッジ情報形成ユニット11と通信するためのコントローラ ( CONTROLER) 23から構成され、プロセッサ21はアドレスバス31で指定した アドレス (ADDRESS) によりメモリ22及びコントローラ23の任意のメモリ素 子及びレジスタを選択することができる。またプロセッサ21はデータバス32 を介してメモリ22及びコントローラ23と双方向に通信可能に接続され、アド <del>レスバス31で指定された任意のメモリ素子及びレジスタのデータ(DATA)にアク</del> セスすることができる。コントローラ23は、静止画像2と粗エッジ情報3から **構成される前入力データ群を入力するとメモリ22に記憶するものである。また** コントローラ23は、関数により作成された各画像のメモリ22中の各帯域画素 を隣接するエッジ情報形成ユニット11に送信すると共に、隣接するエッジ情報 形成ユニット11から受信した各帯域画素をメモリ22に記憶し、さらに必要な らば、入力した以外のエッジ情報形成ユニット11に転送する。最終的にコント ローラ23は、形成されたエッジ情報4を結果データとして出力する。

#### [0063]

このように各エッジ情報形成ユニット11にコントローラ23を搭載する理由は、エッジ情報形成ユニット11同士が通信している間にプロセッサ21が動作できるので、プロセッサ21は通信による待ち時間中にも計算することができて高速処理が実現できるからと、近傍のエッジ情報形成ユニット11の数を変化させてもハードウェアを変更する必要もないからと、コントローラ23が画像の辺縁処理、つまり画像中の縁の画素に対する例外処理を自動的に行えるので、プロセッサ21のプログラムは辺縁処理をする必要がなくなり極めて単純になるからである。

#### [0064]

プロセッサ21とメモリ22は汎用的なデジタル回路を用いることができる。 コントローラ23の具体的な回路図は図5に示す通りである。アドレスバッファ (ADDRESS BUFFER) 33はアドレスバス (ADDRESS BUS) 31を介してプロセッ サ21からアドレス(ADDRESS)を受取り、アドレスデコーダ(ADDRESS DECODER )34によって各レジスタ及びその他の機能ブロックを選択する。データバッフ ァ (DATA BUFFER) 35はデータバス (DATA BUS) 32を介してプロセッサ21 からデータ(DATA)を受取り、アドレスデコーダ34で選択されたレジスタと内 部データバス36を介して排他的に通信する。通信方向は読み出し(READ)によ って指定される。アドレスがフラグレジスタ(FLAG REGISTER)37を指定した 場合、データはフラグレジスタ37に記憶され、フラグデコーダ(FLAG DECODER )38によってデコードされ、複数信号(SIGNALS)として隣接するエッジ情報 形成ユニット11に送信される。前記複数信号はフラゲエンコーダ(FLAG ENCOD ER) 39によって受信され、解析された後にステータスレジスタ(STATUS REGIS TER) 40に記憶され、また受領(RECEIVE)として送信元のエッジ情報形成ユニ ット11に返送される。前記受領は前記複数信号の送信元のフラグエンコーダ3 9で受信され、結果として前記複数信号の送信完了が確認される。前記アドレス によってステータスレジスタ40が選択されると、ステータスレジスタ40の内 容がデータバス32を介してデータとしてプロセッサ21に送信される。静止画 像(STILL IMAGE)2及び粗エッジ情報(COARSE EDGE INFORMATION)3に対応し

た2つの前入力送達(FRONT INPUT SEND)をフラグエンコーダ39が受信すると静止画像2及び粗エッジ情報3からなる前入力データ群(FRONT INPUT DATA SET)が必要な記憶容量分用意された前入力データレジスタ(FRONT INPUT DATA REG ISTER)41に読み込まれる。この際前記静止画像2と粗エッジ情報3は前入力送達の受信に応じて別々に入力しても構わないし、2つの前入力送達が揃った時点で同時に入力しても良い。つまり前入力データレジスタ41には静止画像2用と粗エッジ情報3用の2つがある。これらは画素の情報量とデータバスの幅などハードウェアの制約に応じて1つのデータレジスタとして扱われても良いし、2つの独立したデータレジスタとして実装されても良い。前記アドレスによって前入力データレジスタ41の内容がデータとしてプロセッサ21に送信される。プロセッサ21がエッジ情報4の形成を完了したら、前記アドレスによって結果データレジスタ(RESULT DATA REGIST ER)42を選択し、エッジ情報4の形成結果を結果データ(RESULT DATA)として結果データレジスタ42に読み込む。これと同時に、フラグエンコーダ39が結果送達(RESULT SEND)を送信する。

[0065]

エッジ情報形成ユニット11において7個の画像、つまり静止画像2、平滑化画像、対数変換画像、鮮鋭化画像、ラプラシアン画像、整形粗エッジ情報画像、幅検出画像(Jigk (x) により生成される画像)のいずれかが求められたら、アドレスとして出力データレジスタ (OUTPUT DATA REGISTER) 43を選択し、各画像を計算データ (CALCURATION DATA) として出力データレジスタ43に読み込む。その後、瞬接する全てのエッジ情報形成ユニット11に計算データとして送信される。上側のエッジ情報形成ユニット11から複数信号 (SIGNALS) を受信したら計算データを上入力データレジスタ (UPPER INPUT DATA REGISTER) 44に読み込む。その後、前記アドレスにより上入力データレジスタ44が選択されたら、上入力データレジスタ44の内容が計算データとして送信される。下側、左側、右側のエッジ情報形成ユニット11から前記複数信号を受信した場合も同様であり、下入力データレジスタ45、左入力データレジスタ46、右入力データレジスタ47が同様に動作する。

[0066]

前記バッファ、前記レジスタ、前記アドレスデコーダの各ブロックは汎用的な 電子回路である。フラグデコーダ38とフラグエンコーダ39は具体的には図6 と図7に示すような入出力信号を有する。種別(TYPE)は出力データレジスタ( OUTPUT DATA REGISTER) 43に読み込まれた内容の種類を4ピットで表す。静止 画像2、平滑化画像、対数変換画像、鮮鋭化画像、ラプラシアン画像、整形粗エ ッジ情報画像、幅検出画像は各々2進数で0001から0111となる。カウン トーX (COUNT-X) 及びカウントーY (COUNT-Y) は各々4ビットの符号なし整数 を表し、エッジ情報形成ユニット11の間の転送回数を示す。エッジ情報形成ユ ニット11のうち前記 $U_{ii}$ の各画像の計算データを送信する場合は各々のカウン トは0となり、左右から送信された計算データを再度送信する場合はフラグエン コーダ39のカウント-Xに1を足した値となり、上下から送信された計算デー タを再度送信する場合はフラグエンコーダ39のカウントーYに1を足した値と なる。フラグレジスタ37の送達フラグ(SEND FLAG)に上下左右のうちどの方 向に出力データレジスタ43の内容を送信するかを指定した後で、出力データレ ジスタ43を指定するアドレスデコーダ34の中央デコーディング (CENTRAL DE CODING)を受信すると、受領(SEND)を前記送達フラグに合わせて出力する。前 記送達フラグは4ビットで表し、エッジ情報形成ユニットU<sub>ij</sub>の各画像を四方の エッジ情報形成ユニット11に送信する場合はプロセッサ21が1111と設定 し、右側のエッジ情報形成ユニット11から送信された計算データを上下左側に 転送する場合はプロセッサ21が1110と設定し、左側から上下右側に転送す <del>る場合は1101と設定し、下側から上側に転送する場合は1000と設定し、</del> 上側から下側に転送する場合は0100と設定する。これにより、転送に重複が なくなり効率的に転送できるだけでなく、転送方向の決定規則が明確になってい るので、前記種別と前記カウントーX、前記カウントーYを組み合わせることに より、どのエッジ情報形成ユニット11からどの種別の計算データが送信された かを判定することができる。フラグデコーダ38は結果データレジスタ42に結 果データとしてエッジ情報 4 が読み込まれると同時に結果デコーディング (RESU LT DECODING) を受信し、結果送達 (RESULT SEND) を送信する。

#### [0067]

フラグエンコーダ39は四方のうちいずれかでも送達を受信したら、受信方向 の種別とカウントーX、カウントーYを受信し、その部分のステータスレジスタ 40の内容を更新する。この更新と同時に受信方向に受領を1にして送信する。 送信元のエッジ情報形成ユニット11のフラグエンコーダ39では前記受領が1 になった瞬間に受信し、ステータスレジスタ40の受領ステータス (RECEIVE ST ATUS) を更新する。これにより各エッジ情報形成ユニット11ではプロセッサ2 1がステータスレジスタ40の受領ステータスを検査するだけで、どの入力デー タレジスタに有効な計算データが記憶されているか判断することができる。そこ で例えば上入力データレジスタ44に計算データが読み込まれていれば、プロセ ッサ21がアドレスを指定することにより上入力データレジスタ44からデータ を読み込むことができるが、同時にアドレスデコーダ34から上デコーディング (UPPER DECODING) がフラグエンコーダ39に送信され、前記受領ステータスの うち上部分が0に戻され、上側に向いた受領が0として送信される。下左右側の 場合も同様に動作する。フラグエンコーダ39が静止画像2用もしくは粗エッジ 情報3用のいずれかの前入力送達を受信したら、ステータスレジスタ40のうち 静止画像2用もしくは粗エッジ情報3用の前入力送達ステータス(FRONT INPUT SEND STATUS)を1にする。またプロセッサ21が静止画像2用もしくは粗エッ ジ情報3用の前入力データレジスタ41からデータを読み込むとき、アドレスデ コーダ34がフラグエンコーダ39に前デコーディング(FRONT DECODING)を送 信し、2つの前記前入力送達ステータスを0にする。プロセッサ21はステータ <del>スレジスタ40の内容を読み込むことにより、前入力データレジスタ41に最新</del> の静止画像2又は粗エッジ情報3が記憶されているかどうか判断することができ る。

#### [0068]

プロセッサ21がコントローラ23を介して四方のエッジ情報形成ユニット1 1に計算データを送信する場合のアルゴリズムを図8に示す。図8は、プロセッサ21によるプログラム制御と、フラグデコーダ38及びフラグエンコーダ39 によるハードウェアロジックとの混成による処理を示すものである。図8に対し て、ステップ51ではプロセッサ21がステータスレジスタ40の内容を読み込む。ステップ52では読み込んだ内容のうち、受領ステータスが全て0であるか否かを判断する。NOなら処理を終了する。YESならステップ53に移行する。ステップ53では、プロセッサ21が隣接するエッジ情報形成ユニット11に送信するデータの種別とカウンタと送信方向を決定し、その内容をフラグレジスタ37に書き込む。ステップ54では、プロセッサ21が隣接するエッジ情報形成ユニット11に送信するデータを出力データレジスタ43に書き込む。ステップ55では出力データレジスタ43の内容を計算データとして、隣接するエッジ情報形成ユニット11に送信する。ステップ56ではフラグレジスタ37の送達フラグで指定された方向にのみ送達を1にして送信する。これによりプロセッサ21の1回の送信アルゴリズムは終了する。プロセッサ21は、送信すべきデータがメモリ22内で更新される度にこの送信アルゴリズムを開始する。

[0069]

コントローラ23が上側のエッジ情報形成ユニット11から計算データを受信する場合のアルゴリズムを図9に示す。図9は、フラグデコーダ38及びフラグエンコーダ39によるハードウェアロジックによる処理を示すものである。図9に対して、ステップ61ではフラグエンコーダ39が送達を入力する。ステップ62では前記送達が1であるか否かをフラグエンコーダ39が判断する。NOなら処理を終了する。YESならステップ63に移行する。ステップ63では上入力データレジスタ44が上側から送信された計算データを読み込む。ステップ64ではフラグエンコーダ39がステータスレジスタ40のうち上側用の受領ステータスを1にすると同時に受領を1にして上側のエッジ情報形成ユニット11に送信する。下左右側の場合も同様である。これによりコントローラ23の1回の受信アルゴリズムは終了する。コントローラ23は常時上下左右のエッジ情報形成ユニット11からの前記送達を監視し、この送達を受信する度にこの受信アルゴリズムを開始する。

[0070]

プロセッサ21が上入力データレジスタ44からデータを受信する場合のアルゴリズムを図10に示す。図10は、プロセッサ21によるプログラム制御と、

フラグデコーダ38及びフラグエンコーダ39によるハードウェアロジックとの 混成による処理を示すものである。図10に対して、ステップ71ではプロセッサ21がステータスレジスタ40の内容を読み込む。ステップ72では読み込ん だ内容のうち上側用の受領ステータスが1であるか否かを判断する。NOなら処理を終了する。YESならステップ73に移行する。ステップ73ではプロセッサ21が上入力データレジスタ44からデータを読み込む。ステップ74ではフラグエンコーダ39がステータスレジスタ40のうち上側用の前記受領ステータスレジスタ40のうち上側用の前記受領ステータスを0にすると同時に受領を0にして上側のエッジ情報形成ユニット11に送信する。下左右側の場合も同様である。これによりプロセッサ21の1回の受信アルゴリズムは終了する。プロセッサ21は一定間隔でステータスレジスタ40の内容を監視し、上下左右いずれかの前記受領ステータスが1である度にこの受信アルゴリズムを開始する。またプロセッサ21が一定間隔でステータスレジスタ40の内容を監視しなくても、割り込み処理により実装することもできる。

[0071]

ここまではエッジ情報形成ユニット11及びこれを組み合わせて製造されるエッジ情報形成装置1の仕様及び動作について説明してきたが、対象物体の粗エッジ情報3を生成するために用いられた画像のサイズ及び解像度は入力される静止画像2と同じであることが前提となっていた。つまり静止画像2からそのまま粗エッジ情報3を生成することになる。しかしながら一般的に対象物体が静止画像2全体に渡って撮影されていることは稀であり、静止画像2中対象物体が小さく撮影されていると、粗エッジ情報3を形成したエッジ情報4も前記粗エッジ情報3とたいして変らなくなってしまう。そこで、粗エッジ情報3の形成とは、ある場面を撮影した低解像度の画像から生成されたエッジ情報から、同じ場面を撮影した高解像度の画像から生成されるベきエッジ情報を推定することであると見なしてみる。以下では、図11を用いて、対象物体の粗エッジ情報3を生成するために用いられた画像の解像度をエッジ情報形成装置1に入力される静止画像2より低くすることで、前記画像のサイズを前記静止画像2より小さくした場合について説明する。

[0072]

まず静止画像 2 と、静止画像 2 の解像度を 1 / nに低くした低解像度画像 8 1 を用意する。このとき前記低解像度画像 8 1 のサイズは幅、高さとも静止画像 2 の 1 / nとなる。つまり前記低解像度画像 8 1 の画素数は静止画像 2 の 1 / n となる。ここで前記低解像度画像 8 1 から粗エッジ情報 3 を生成すると一般にハードウェア量もしくは計算量が 1 / n 2 になることが期待される。したがって特定の対象物体のエッジ情報 4 を生成するための方法が膨大なハードウェア量もしくは計算量を必要とするならば、解像度を低くすることにより大幅なハードウェア量もしくは計算量の低減が実現されることになる。

#### [0073]

次に、生成された粗エッジ情報3と前記静止画像2をエッジ情報形成装置1に入力するために、粗エッジ情報3からなる画像と静止画像2の解像度を合わせる必要がある。そこで粗エッジ情報3の画像の解像度は静止画像2の1/nであるので、粗エッジ情報3の画像をn倍に拡大して拡大粗エッジ情報82を作成すれば良い。この際に粗エッジ情報3自体をn倍する必要はなく、縦方向、横方向ともn画素おきに粗エッジ情報3を配置すれば良い。

#### [0074]

最後に、拡大粗エッジ情報82を静止画像2に沿って整形する。このとき整形過程は粗エッジ情報3からエッジ情報4を推定することと見なすと、エッジ情報形成装置1は数式13をn/2回繰り返せばほぼ十分であることが判る。もちろん拡大粗エッジ情報82の整形が完全に終わるまで繰り返しても良いが、余りしつこく整形しても効果は上がらない。そこでn回程度で終了させれば、拡大粗エッジ情報82の整形の終了判定がエッジ情報形成ユニット11毎に独立になり、便利である。むしろ問題は、粗エッジ情報3を生成する際に低減したハードウェア量もしくは計算量と粗エッジ情報3を形成するために必要なハードウェア量もしくは計算量のバランスである。つまり折角静止画像2の解像度を低下させて粗エッジ情報3の生成に必要なハードウェア量もしくは計算量を低減しても、エッジ情報形成装置1が粗エッジ情報3を形成するために低減した以上のハードウェア量もしくは計算量を必要とすれば、エッジ情報形成装置1は細切れの粗エッジ情報3の補間及び粗エッジ情報3の線幅補完に対してのみ有用となる。しかしな

がら数式13が最大8近傍処理であることと、繰り返し回数がn回程度であることを考えると、物体の的確で明瞭なエッジ情報4の生成において本発明は十分有用であると言える。

#### [0075]

このようなエッジ情報形成装置1の特性を有効に活用すると、さらにハードウェア量もしくは計算量の低減を進めることができる。図12に示すように、適当な方法を用いて解像度を低くした低解像度画像81から対象物体の粗エッジ情報3を生成した際に、粗エッジ情報3が集中している領域のみを切り出して切出粗エッジ情報83とし、切出粗エッジ情報83を拡大して拡大粗エッジ情報82とし、さらに静止画像2から拡大粗エッジ情報82と重なる領域を切り出して切出静止画像84とし、切出粗エッジ情報83と切出静止画像84をエッジ情報形成装置1に入力すれば、静止画像2中対象物体が存在する周辺の領域に対してのみ粗エッジ情報3をより的確で明瞭なエッジ情報4に形成することができる。つまり必要最低限のハードウェア量もしくは計算量で対象物体の粗エッジ情報3だけを効率的に形成することができるのである。

#### [0076]

なお本発明では形成されたエッジ情報4の線幅は線幅補完により最低でも3となるようにしているが、これは粗エッジ情報3の整形過程において近傍処理をするのに合わせて線幅ができる限り揃うようにするためと、エッジ情報4が斜めになった場合などにエッジ情報4が途切れ途切れにならないようにするためである。もし線幅を1ないし2にしたければ、形成されたエッジ情報4に対して適当な細線化処理を施せばよい。また線幅を太くしたければエッジ情報4に対して適当な太め処理を施せばよい、場合によっては線幅補完の代わりに太め処理を施せばよい

## [0077]

以上、本実施形態を説明したが、本発明は上述の実施形態には限定されることはなく、当業者であれば種々なる態様を実施可能であり、本発明の技術的思想を 逸脱しない範囲において本発明の構成を適宜改変できることは当然であり、この ような改変も、本発明の技術的範囲に属するものである。



#### 【発明の効果】

請求項1、2、3、4及び5記載の発明によれば、多量のハードウェア量や計算量を必要とする方法を用いても対象物体の正確なエッジ情報を生成することが困難か不可能である場合、エッジ情報形成装置はハードウェア量や計算量を抑制して得られた対象物体のエッジ情報から的確で明瞭なエッジ情報を形成することができる。ビデオカメラで撮影された動画像のフレーム画像もしくはデジタルカメラで撮影されたりスキャナで取り込まれた静止画像から特定の物体だけを切り出すための前処理にも利用され、静止画像及び動画像の圧縮アルゴリズムなどを高速、かつ安価に実現することができる。

#### [0079]

請求項6記載の発明によれば、エッジ情報形成装置に入力する静止画像と、粗エッジ情報を生成するために用いた画像のサイズが異なってもこの装置はエッジ情報を形成することができる。そのためビデオカメラやデジタルカメラで撮影された元画像の解像度を下げた画像から粗エッジ情報を生成し、この粗エッジ情報が集中している領域を元画像から切り出し、元画像と同じ解像度になるように粗エッジ情報を戻し、切り出した元画像と一緒にエッジ情報形成装置に入力することで、全体としては限られたハードウェア量と計算量で、しかも広い画角と高い解像度の画像のエッジ情報を生成することができる。ビデオカメラで撮影された動画像のフレーム画像もしくはデジタルカメラで撮影されたりスキャナで取り込まれた静止画像から特定の物体だけを切り出すための前処理にも利用され、静止画像及び動画像の圧縮アルゴリズムなどを高速、かつ安価に実現することができる。

#### 【図面の簡単な説明】

#### 【図1】

静止画像から生成された粗エッジ情報を形成する場合の説明図である。

#### 【図2】

本実施形態のエッジ情報形成装置のアルゴリズムを示すフローチャートである

#### 【図3】

エッジ情報形成ユニットを格子状に配置したブロック図である。

#### 【図4】

エッジ情報形成ユニットの内部構造のブロック図である。

#### 【図5】

コントローラのブロック図である。

#### 【図6】

フラグデコーダの入出力信号を示す説明図である。

#### 【図7】

フラグエンコーダの入出力信号を示す説明図である。

#### 【図8】

プロセッサがコントローラを介して隣接するエッジ情報形成ユニットにデータ を送信するアルゴリズムを示すフローチャートである。

#### 【図9】

コントローラが隣接するエッジ情報形成ユニットからデータを受信するアルゴ リズムを示すフローチャートである

#### 【図10】

プロセッサがコントローラからデータを受信するアルゴリズムを示すフローチャートである。

#### 【図11】

低解像度画像から生成された粗エッジ情報を形成する場合の説明図である。

#### 【図12】


低解像度画像から生成された粗エッジ情報の領域を切り出してから形成する場合の説明図である。

#### 【符号の説明】


- 1 エッジ情報形成装置
- 2 静止画像
- 3 粗エッジ情報
- 4 エッジ情報

- 11 エッジ情報形成ユニット
  - 21 プロセッサ
  - 22 メモリ
  - 23 コントローラ
  - 31 アドレスバス
  - 32 データバス
  - 33 アドレスパッファ
  - 34 アドレスデコーダ
  - 35 データバッファ
  - 36 内部データバス
  - 37 フラグレジスタ
  - 38 フラグデコーダ
  - 39 フラグエンコーダ
  - 40 ステータスレジスタ
  - 41 前入力データレジスタ
  - 42 結果データレジスタ
  - 43 出力データレジスタ
  - 44 上入力データレジスタ
  - 45 下入力データレジスタ
  - 46 左入力データレジスタ
  - 47 右入力データレジスタ
  - 81 低解像度画像
  - 82 拡大粗エッジ情報
  - 83 切出粗エッジ情報
  - 84 切出静止画像


3 0




【図1】




【図2】




【図3】














【図6】




【図7】




【図8】




【図9】




【図10】













【書類名】

要約書

【要約】

【目的】 静止画像及びその画像中の物体の粗エッジ情報から、より的確で明瞭なエッジ情報を形成する。

【構成】 図2のアルゴリズムに従い数1~数16で表される数式をデジタル技術を用いて実装するエッジ情報形成ユニット11を格子状に配列し、数1に従い近傍同士を結合する。図3に示すエッジ情報形成ユニット11はエッジ情報4を生成するためのプロセッサ21、近傍パラメータ、関数、計算データなどを記憶するためのメモリ22、近傍のエッジ情報形成ユニット11と通信するためのコントローラ23から構成される。

【選択図】

図 2

## 認定・付加情報

特許出願の番号

平成11年 特許顯 第209738号

受付番号

59900710249

書類名

特許願

担当官

第七担当上席 0096

作成日

平成11年 7月28日

<認定情報・付加情報>

【提出日】

平成11年 7月23日

出願人履歴情報

識別番号

[398057167]

1. 変更年月日

1998年 8月25日

[変更理由]

新規登録

住 所

愛知県蒲郡市中央本町12番7号

氏 名

株式会社エッチャンデス

This Page Blank (uspto)

